技术编号:7057782
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明公开了一种制造CMOS结构的方法,包括在半导体衬底的第一区域上方形成第一栅叠层;在半导体衬底的第二区域上方形成第二栅叠层;以第一栅叠层和第二栅叠层作为硬掩模,注入第一类型的掺杂剂,形成第一类型的轻掺杂漏区;以及采用第一掩模,以及以第二栅叠层作为硬掩模,注入第二类型的掺杂剂,形成第二类型的轻掺杂漏区,其中第一掩模遮挡第一区域并且暴露第二区域,其中,在形成第二类型的轻掺杂漏区的步骤中,第二类型的掺杂剂相对于第一类型的掺杂剂过掺杂。在该方法中,利用过掺杂减...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。