技术编号:7058349
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明提出了一种,在半导体衬底内形成非晶化区,然后将半导体器件中的源漏区形成在非晶化区内,非晶化区能够抑制源漏区末端缺陷的生成,从而能够很好的降低半导体器件源漏区和半导体衬底之间的漏电;此外,在去除虚拟栅结构之后,在沟道区内形成短沟道抑制区,能够抑制半导体器件的短沟道效应,满足器件特征尺寸不断减小的需求。专利说明 [0001]本发明涉及半导体制造领域,尤其涉及一种。 背景技术 [0002]随着半导体工业的进步以及摩尔定律的发展,MOS (金属氧化...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。