技术编号：7072539
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及微电子领域，尤其涉及。背景技术随着集成电路特征线宽缩小到90nm以下，人们逐渐引入了高应力氮化硅技术来提高载流子的电迁移率。通过在N/PM0S上面沉积高拉和高压应力氮化硅作为通孔刻蚀停止层(Contact Etch Stop Layer, CESL),尤其是在65nm制程以下，为了同时提高N/PM0S的电迁移率，有时需要同时沉积高拉和高压应力氮化硅于不同的MOS上。在蚀刻阻挡层沉积完成以后，随后需要沉积前金属介电质层，目前采用的是利用高密度等离子...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。