技术编号:7081440
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体制造领域,更具体地说,本发明涉及一种减小半导体器件栅诱导漏极泄漏的方法、采用了该减小半导体器件栅诱导漏极泄漏的方法的MOS器件制造方法、以及由该MO S器件制造方法制成的MOS器件。背景技术栅致漏极泄漏(GIDL, Gate-Induced Drain Leakage)是指,当器件在关断(off-state)的情况下,(即Vg = O),若漏极与Vdd相连,(即Vd = Vdd),由于栅极和漏极之间的交叠,在栅极和漏极之间的交叠区域会存在强...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。