技术编号：7103011
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明 构思的实施例涉及。背景技术在高度集成的半导体器件的制造过程中，正积极研究增加沟道区域内载流子迁移率的方法以努力增强器件性能。在一个方法中，已经确定通过在半导体器件中形成应力层而向沟道区域施加拉应力或压应力可获得增加的载流子迁移率。具体地，通过形成拉应力层能够提高主要载流子是电子的η-沟道金属氧化物半导体(NMOS)区域中的电子迁移率。同样，通过形成压应力层能够提高主要载流子是空穴的P-沟道金属氧化物半导体(PMOS)区域中的空穴迁移率。为了进一步增...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。