技术编号:7104572
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本公开内容一般地涉及集成电路,更具体地来说,涉及形成用于封装器件的保护层。背景技术由于多种电子元件(S卩,晶体管、二极管、电阻器、电容器等)的集成密度的不断改进,导致集成电路经历了持续的快速发展。通常,集成密度的这种改进源于最小特征尺寸的反复减小,允许更多元件集成在给定芯片区域中。集成元件所占据的体积位于半导体晶圆的表面附近。虽然光刻的引人注目的改进已经大幅改进了二维(2D)集成电路形成,但是存在对可以实现的二维密度的物理限制。这些限制之一在于制造这些元件...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。