技术编号:7106118
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种基于部分耗尽型SOI工艺的ESD保护结构,属于集成电路。背景技术SOI技术指的是在绝缘层上形成具有一定厚度的单晶半导体硅薄膜层的材料备制技术及在薄膜层上制造半导体器件的工艺技术。该技术可以实现完全的介质隔离,与用P-N结隔离的体硅器件相比,具有无闩锁、高速度、低功耗、集成度高、耐高温、耐辐射等优点。根据SOI硅膜厚度可以将SOI器件分为厚膜器件和薄膜器件。对于厚膜SOI器件而言,当SOI硅膜厚度大于两倍的最大耗尽宽度时,被称为部分耗尽器件;对...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。