技术编号：7109397
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种图形化衬底的制备方法，特别是涉及一种。背景技术随着半导体器件尺寸的缩小，传统的体硅材料正接近其物理极限，Ge以及III-V族材料由于其高迁移率而受到广泛关注.但是Ge以及III-V族的体材料价格昂贵，尺寸较小，且不能与硅基工艺兼容。在硅基上外延时，由于锗以及III-V族材料与硅材料的晶格常数或热膨胀系数的不匹配，外延制备的锗以及πι-v族材料缺陷密度较高，外延厚度厚，导致高成本的情况下得到了低的器件性能。 为了抑制位错的产生及滑移，得到低位错...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。