技术编号:7130861
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种双镶嵌制程,特别涉及一种可以省略传统复杂的介电层/蚀刻阻绝层/介电层堆栈步骤且降低现有技术的金属间介电层的介电常数较高的情况,并可以获得良好沟渠轮廓的一种可简化制程的双镶嵌制程。背景技术 随着半导体制程在IC设计线路越来越密集,单位面积导线承受越来越大电流的趋势要求下,铜因为具有较低的电阻值及较高的抗电致迁移能力,因此传统的铝导线制程被铜导线制程取代。而铜作为导线材料时,却因为铜的卤化物蒸气压不够高,造成不容易以现有蚀刻技术来进行铜导线图刻的...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。