技术编号：7148753
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体掺杂，特别涉及一种能够控制注入结深度的方法。背景技术随着CMOS器件特征尺寸不断缩小，半导体工艺已经进入32/22nm技术节点，源漏结深度进入IOnm以内。为了实现这样的超浅结，就需要将掺杂离子能量范围控制在亚千伏范围内。但是，采用传统的束线离子注入(1n Implantation, II)已经无法满足32nm以下技术节点中超浅结的实现要求。近些年出现了等离子体浸入离子注入(Plasma Immersion 1n Implantation,...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。