技术编号:7157330
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种半导体集成电路制造工艺方法,特别是涉及一种。背景技术在功率和高压器件的应用中,希望晶体管的导通电阻更小、饱和压降更低、电流驱动能力更大,如何能在一定的芯片面积内集成更多 的器件就显得尤为重要。现有纵向双扩散场效应晶体管(VDMOS)和现有绝缘栅双极晶体管(IGBT)的栅极都是形成于沟槽中,具有相似的正面结构,现有技术形成这些具有沟槽式栅极的沟槽晶体管的源极、背栅等工艺中都要用到各种相应的掩膜版。不同掩膜版之间的对准偏差,会使得器件尺寸无法按需...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。