技术编号:7161193
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明记载的实施方式涉及ー种半导体装置。背景技术作为减小功率MOSFET的导通电阻的技术,公知的有沟槽MOS结构的M0SFET。该沟槽MOS结构的MOSFET在成为沟道区域的半导体层上以规定的间隔具有多个沟槽。在该沟槽的内壁上形成有成为栅极绝缘膜的绝缘膜,隔着该绝缘膜在沟槽内埋入成为栅极电极的 导电膜。通过将该沟槽的宽度或沟槽间的半导体层的宽度进行微细化,能够提高元件内部的沟道密度。公知的有使用这种沟槽MOS结构,构成肖特基势垒ニ极管(SBD)的结构。另外...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。