技术编号:7162529
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于半导体集成电路制造工艺,尤其是一种降低刻蚀负载效应的方法。背景技术光罩局部的开口面积大小会对硅刻蚀的刻蚀速率有很大影响,于是在硅刻蚀尤其是深度大于2um(微米)的结构中,这种负载效应(loading effect)尤其明显,如图1所示,在硅刻蚀过程中,由于局部开口面积不同,在大开口面积区与小开口面积区的刻蚀深度不一致,从而导致刻蚀的微负载效应。在某些应用领域比如双极性晶体管埋层连接、光分路器制造工艺中,刻蚀的负载效应成为主要技术难题之一。由于反应...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。