技术编号:7163632
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种半导体器件的制造方法,具体涉及一种制作底部厚栅氧化层沟槽MOS的工艺方法。背景技术底部厚栅氧化层(厚度为500 10000埃)MOS (金属氧化物半导体)能够使得器件栅漏间电容大大减小。现有的工艺通过刻蚀来形成沟槽,但是这种方法使得底部厚栅氧化层的形成很困难。并且,现有工艺一般在重掺杂上只有一层外延,当需要有两层外延时,现有技术工艺对外延与沟槽的相对位置控制性不够精确,因此使得优化外延掺杂以及器件性能的工作比较困难。发明内容本发明所要解决的技...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。