技术编号:7165523
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本申请涉及半导体器件制作,更确切的说,本发明涉及一种半导体器件侧墙 (Spacer)刻蚀方法及使用该方法制作的半导体器件。背景技术互补金属氧化物半导体(CMOS)运算放大器是各种电路的基础单元之一。随着信息技术的发展,对于信息数据的处理速度要求越来越高,对其中采用的CMOS运算放大器的频率响应特性要求也越来越高。然而,CMOS器件的寄生电容随着工作频率的升高会产生越来越大的负面作用,因此,如何减小寄生电容对CMOS运算放大器的影响,已经成为提高CMOS运算...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。