技术编号:7167648
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及集成电路,特别涉及芯片的静电防护性能改善技术。背景技术为了防止芯片受到来自管脚的静电冲击而损坏芯片的内部电路,在芯片设计时,通常会在芯片内部设计由多个金属-氧化物-半导体(MOS)管构成的静电防护模块,以提高芯片的静电防护性能。为了尽可能地减小静电防护模块的面积,一种常用的与压焊点(PAD)连接的静电防护模块的电路如图I所示,其对应的版图结构如图2所示。图I所示的常用PAD连接的静电防护模块的剖面图如图3所示,多个静电防护 模块并列排放在一起时如...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。