技术编号:7168590
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体制造工艺,尤其涉及一种。背景技术随着栅极尺寸缩短至几十纳米,栅氧化物层的厚度降至3nm以下,引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此,人们又将目光重新投向金属栅极技术,金属栅极技术采用具有较低电阻的金属作为栅极,并且采用具有较大介电常数的材料作为栅介电层。金属栅极技术包括先形成栅(Gate-first)工艺和后形成栅(Gate-last)工艺。Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。