技术编号:7180794
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及将具有各种功能的多层半导体电路层层叠而成的具有三维层叠结构的半导体器件(三维层叠半导体器件)的制造方法,更具体地,涉及包括埋入布线的形成的三维层叠半导体器件的制造方法,所述埋入布线用于进行在所层叠的所述半导体电路层间的纵向(层叠方向)的电气连接。这里所谓的'埋入布线(buried interconnections)'系指埋设于所述半导体电路层各层内部的用于层叠方向的电气连接的布线。背景技术近年,提出了将多块半导体芯片层叠形成三维结构的半导体器件的...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。