技术编号:7182936
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种形成浮栅存储器单元的半导体存储器阵列的自对准方法。本发明还涉及前述类型的浮栅存储器单元的半导体存储器阵列。背景技术使用浮栅来在其上保存电荷的非易失性半导体存储器单元和在半导体衬底中形成的这样的非易失性存储器单元的存储器阵列,这在本领域内是公知的。典型地,这样的浮栅存储器单元是分裂栅类型,或者层叠栅类型。 半导体浮栅存储器单元阵列的可制造性所面对的一个问题是诸如源极、漏极、控制栅和浮栅的多种部件的对准。随着半导体处理的集成度设计规则降低,使最小...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。