技术编号：7190185
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明有关一种半导体集成电路中的静电放电(electro-static discharge，ESD)保护，特别涉及一种静电放电保护电路以及使用选择性安置岛屿(island)装置的方法，以保护所选择的接脚。(2)背景技术a.以NMOS(N通道金氧半)晶体管来作为静电放电保护装置N通道金氧半晶体管被广泛使用来作为静电放电保护装置。在一应用范例中，具有连接至基极驱动信号的基极的N通道金属氧化物半导体场效应晶体管(NMOSFET)被使用来作为一互补式金属氧化物半导...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。