技术编号:7196621
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种集成电路制造工艺,尤其涉及一种700伏3um P阱的高压集成电路制造工艺。背景技术 现有技术的LDMOS器件的耐压只有500V,而且其特征尺寸较大是4um;并且LDMOS器件耐压500V,并不能保证380V的工作电压。高压工艺的制造并不是简单的集成电路制造工艺,其主要特点就是高压,要实现高耐压,这与器件结构的设计有着密切的关系。由于现有技术工艺中没有采用LDD、场限环、多晶保护环等终端技术,因此不能提高击穿电压和对器件的可靠性。发明内容本发明...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。