技术编号:7211242
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体制造,特别涉及一种形成CMOS器件应力膜的 方法。 背景技术在半导体制造工业里,已知在掺杂区上形成应力膜可通过在底下含有掺 杂杂质的膜或是衬底上产生机械应力,来增加相关半导体元件的速度。这样 的应力增进了掺杂杂质的活动力。活动力增加的掺杂质或是电荷载流子可使 半导体元件,例如晶体管,有更高的运转速度,因此各种适当应用中使用应 力膜是有助益的。在过去的十几年之间,利用缩减金属氧化物半导体场效应晶体管 (Metal-oxide-semicond...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。