技术编号：7212421
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种半导体器件及其制造方法，尤其是涉及一种具有通过镶嵌形成的配线的半导体器件及其制造方法。背景技术 为了减小寄生电容，将介电常数比二氧化硅等的介电常数小的材料用作配线层的中间层绝缘膜材料。为了进一步降低介电常数，采用不使用具有相对较高介电常数的蚀刻阻挡层膜(etching stopper film)的结构。当通过双重镶嵌形成配线时，如果将导通孔和配线槽层之间的蚀刻阻挡层省略，则难于控制配线槽和导通孔的形状。随着导通孔和配线层变得更细，则难于在良好...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。