技术编号:7220664
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一般的,特别是关于低介电常数 的。背景技术最近的微细化的半导体装置,为了电连接基板上形成的数量很大 的半导体元件,使用所谓的多层配线结构。在多层配线结构中,埋设 有配线图案的层间绝缘膜被多层叠层。 一层的配线图案通过该层间绝缘膜中所形成的接触孔(contact hole)与邻接层的配线图案或基板中的 扩散区域相互连接。所提及的微细化半导体装置,在层间绝缘膜中,复杂的配线图案 邻近而形成。因此,层间绝缘膜中的寄生电容所产生的电信号的配线 延迟成为重...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。