技术编号:7231271
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种半导体元件的制造方法,尤其涉及一种栅介电层的制 造方法。背景技术随着金属氧化物半导体(MOS)元件尺寸下降的趋势,对栅介电层品质的 要求也愈来愈多,包括对于栅介电层与基底之间介面特性的要求。然而,硅基底上存在许多硅的断键,这些断键缺陷会使得栅介电层与 基底的介面不安定,而造成阈值电压(Threshold Voltage)提高,且会使得半 导体元件的可靠度下降,而缩短半导体元件的寿命。此外,由于断键存在于栅介电层与基底的介面,因此在源极与漏极之...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。