技术编号:7233442
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明总的来说涉及一种半导体器件。更具体而言,本发明涉 及一种包括连接插塞的半导体器件及其制造方法。背景技术由于半导体器件集成度越来越高,诸如栅极等导线之间的间隔 其尺寸已经减小。于是,在导线之间形成触点的工序裕量已经减小。为了确保形成触点的工序裕量,可以执行自对准接触("SAC")工序。 图la与lb是示出根据现有技术的一种用于制造半导体器件的 方法的横截面图。在半导体基板IO之上形成限定有源区的器件隔离 结构(未显示)。利用限定凹式栅极区的掩模通过光刻...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。