技术编号：7234505
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及集成电路，尤其涉及一种在集成电路衬底 上沉积接触窗阻障层的方法与系统。背景技术在集成电路结构的制作工艺中，是先在主动元件上，或是在下方的图 案化的金属内连层上形成绝缘层，再于绝缘层中形成垂直开口，以使绝缘 层的上表面电性连通下方的主动元件或金属内连层。之后，再于开口中填 入导电材料，以电性连接下方的元件以及随后形成在绝缘材料表面上的导 电材料，例如是金属内连层。在水平和垂直内连层的制作工艺中，在衬底 的图案化表面上通常会形成一层阻障层以提供阻障，...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。