技术编号:7243910
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明提供,包括步骤提供半导体衬底,包括PMOS区域和NMOS区域;在衬底的PMOS区域形成栅极结构,包括依次形成的界面层、介电层、覆盖层和栅极电极层,在衬底的NMOS区域形成伪栅极结构,包括依次形成的界面层、介电层、覆盖层和牺牲栅材料层;在衬底中形成源漏极;刻蚀NMOS区域的栅极的牺牲栅材料层以形成沟槽;填充沟槽形成NMOS的金属栅极,其中使用SiGe形成所述PMOS区域的栅极电极层。本发明解决了传统高k后栅极工艺制造的金属栅半导体的PMOS区域导电层材...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。