技术编号：7244277
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及支持将多个半导体集成电路芯片以层状排列而构成的三维集成电路的设计的技木。背景技术为了将半导体集成电路更高集成化，使用将多个半导体集成电路芯片(以下，称作半导体芯片)层叠而形成一个封装的方法。将通过这样的方法制造的集成电路称作三维集成电路。在专利文献I及专利文献2中，分别公开了设计将多个半导体芯片上下重合地构成的半导体集成电路的各半导体芯片的布局的三维集成电路设计装置。在三维集成电路中，被层叠的第I及第2半导体芯片之间通过将第I半导体芯片贯通而设置...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。