技术编号:7258533
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明提供了一种并行测试器件,该并行测试器件包括半导体衬底,第一掺杂阱,位于所述第一掺杂阱上方的栅极结构,所述栅极结构两侧的源级和漏极,基极以及第二掺杂阱。所述第二掺杂阱包围所述第一掺杂阱、源级、漏极和基极,并且与所述第一掺杂阱掺杂类型相反,以此来隔断不同并行测试器件之间的基极,防止在并行测试时相同类型的器件基极漏电流相互干扰,从而测量到正确的漏电流,提高测试结果的可靠性以及测试效率。专利说明并行测试器件[0001]本发明涉及半导体测试,特别涉及一种并行测...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。