技术编号:7264699
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本公开涉及用于多芯片模块和系统级封装的过压保护。在一个实施方案中,一种装置包括封装,所述封装包围至少第一集成电路小片和第二集成电路小片。所述第一集成电路小片附接至所述封装并且包括一个或多个电气过应力/静电放电(EOS/ESD)保护电路。所述第二集成电路小片附接至所述封装,并且电连接至所述第一集成电路小片,以使得所述第二集成电路小片中的至少一个部件由所述第一集成电路小片保护以免发生EOS/ESD。专利说明用于多芯片模块和系统级封装的过压保护[0001]本发明...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。