技术编号：7314484
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种静电放电保护电路，特别涉及一种利用二极管串的静电放电保护电路。背景技术 在静电放电(ESD)保护结构中，栅极接地N沟道金属氧化物半导体(GGNMOS)是较常采用的一种结构。用GGNMOS作ESD保护的原理是，当ESD发生时，GGNMOS利用漏(Drain)侧的P/N二极管作为正向偏置时的放电器件，而泄放的静电电荷会造成保护管NMOS的寄生三极管，反向偏置则依靠该寄生三极管导通，如图1所示；这时会产生骤回(Snapback)现象，其电流电压特性...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。