技术编号：7504648
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体集成电路、尤其是涉及包含了与时钟信号同步地取入数据位的锁存电路的半导体集成电路、半导体芯片以及半导体集成电路的设计方法。背景技术作为在半导体IC芯片上构筑的锁存电路的触发器(以下，称之为FF)中，由于制造上的差异或布线延迟等的影响，产生供给到各FF的时钟信号的边沿定时不一致的、所谓的时钟脉冲相位差(clock skew)。由于该时钟脉冲相位差的影响，例如在接收比规定定时慢的时钟信号的FF中，不能够充分地确保为了可靠地取入数据而必要的数据的保...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。