技术编号:7506678
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明有关于一集成电路上连续逻辑方块的频率,尤指在除错及测试程序中完成关键时序路径(critical timing path)辨识及分析之后,用于微调及永远程控时钟信号的相位差(skew)的方法及装置。背景技术 集成电路设计者已使用模拟及/或测试,来辨识、区隔及分析芯片上的时序问题,通常这些问题在最好的情况下,只是使芯片不能以目标时钟速度来执行,但最坏的情形则会导致芯片在大量制造之前,必须进行设计上的修改。通常,会利用芯片上每个逻辑方块内的缓存器逻辑单元,...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。