技术编号:7508496
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。背景技术 由于诸如CMOS的低阈值晶体管逻辑电路易于减小电路的占地面积、需要较小的功率提供能力等等,因此是比较令人满意的。但是低阈值电压逻辑电路在非激活模式期间实际上会流过泄漏电流,因此这可以否定掉在激活模式期间减小功耗的优点。背景技术 解决诸如MTCMOS类型的多阈值MOS(MTMOS)结构的泄漏问题,该MTCMOS结构在系统供应电压(VDD)和系统地电压(VSS)之间串联地耦合一休眠(sleep)晶体管和低阈值逻辑电路。休眠晶体管具有高阈值电压,并因此...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。