技术编号：7509559
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明一般地涉及锁相环(PLL)，并更具体地涉及减小高频系统内的穿过PLL的低通滤波器的泄漏电流。背景技术 PLL可以是使用时钟进行各种操作的系统的组成元件。这些系统可包括微处理器、无线/有线收发器以及本内的技术人员已知的其它装置。通常使用PLL来生成具有与输入波形的定时关系例如1∶1比率、2∶1比率等的输出波形。例如，可将60Hz的输入波形输入PLL以生成120Hz的输出波形。此外，在输入波和输出波之间还会存在预定的相位关系。PLL的一个重要元件是低通滤...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。