技术编号:7509617
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种用于产生数字信号的电路,具体地说,本发明涉及一种用于产生具有50%占空因数的信号的装置。背景技术 通常,诸如模数转换器(ADC)或双数据速率(DDR)SDRAM的高速设备使用时钟信号的上升沿和下降沿两者。当使用时钟信号的上升沿和下降沿两者时,应当保持时钟信号50%的占空因数,以保证系统足够的设计余量。已经开发了多种用于产生具有50%占空因数的时钟信号的电路,每一种都包括时钟产生电路和时钟驱动电路。但是,由于连接到时钟产生电路的时钟驱动电路的上...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。