技术编号:7510271
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明主要涉及到CMOS时钟信号50%占空比的调节方法领域,特指一种基于相位合成的时钟50%占空比调节方法。背景技术 随着集成电路主频的不断提高,时钟周期变得越来越短。在某些时序要求严格的电路中,例如寄存器读写电路,DDR技术中时钟信号双边沿采样电路,时钟边沿的轻微抖动将对电路的时序关系产生较大影响,甚至导致系统不能正确工作。在CMOS电路中,因PMOS管和NMOS管驱动能力不匹配,互连线寄生电容分布干扰等因素的存在,源时钟信号在传输过程中可能会发生占空比...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。