技术编号：7511158
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明属于通信，尤其涉及一种具有双边沿触发的鉴频鉴相器的锁相环，用于降低锁相环的带内相位噪声。背景技术随着集成电路工艺的高速发展，锁相环(Phase locked loop, PLL)电路的集成化程度也越来越高，广泛使用在电子和通信系统中，用来进行时钟和数据恢复，频率合成，微处理器中的时钟同步，以及其他许多应用。通用的PLL电路结构如图I所示，由依次连接的鉴频鉴相器(PFD)，电荷泵(CP)，环路滤波器(LPF)，压控振荡器(VCO)和连接在鉴频鉴相器输入...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。