技术编号:7515522
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明大体上涉及。背景技术—般来说,电路装置内的时钟信号的时间稳定性可影响性能(尤其在同步数字电 路装置内)。短期时钟波动(或时钟抖动)可归因于时序约束违规的危险而降低系统性能。 因为时钟抖动影响核心处理器可操作所处的最大频率,所以时钟抖动在电路装置中引入参 数良率的限制。常规上,处理器频率的降低可难以被准确地测量,部分因为测量点插入还可 干扰时钟信号。举例来说,测量时钟抖动的外部测试探针可通过引入电容、电感、阻抗失配 以及可引入额外时钟波动的其它异常而干...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。