技术编号：7515714
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及高速接口领域，尤其涉及一种带前向时钟的高速输入输出接口(I/O)的接收电路。背景技术由于时钟抖动、偏斜、队列间同步以及串扰噪声等各种非理想因素的影响，并行传输速率的进一步提高面临巨大的挑战。串行传输方式逐渐成为深亚微米下高速数据传输系统的主要选择。图I示出了现有的一种带前向时钟的高速输入输出接口结构。如图I所示，所述输入输出接口包括发送端(或称发送电路)和接收端(或称接收电路)。所述发送端包括发送D触发器、数据发送缓存、锁相环(PLL)和时钟发送...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。