技术编号：7515877
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明大体上涉及电子电路，且更具体地说，涉及延迟电路。 背景技术例如触发器或锁存器等同步电路可从一个源接收数据信号，且从另一源接收时钟 信号。所述数据信号和所述时钟信号可能具有不同的传播延迟，且可能未在同步电路处时 间对准。可能需要使所述时钟信号和/或所述数据信号延迟某一合适量，使得这些信号时 间对准。此举可接着允许同步电路以较快的速率操作和/或实现较多的时序容限，较快的 速率和较多的时序容限两者都是合意的。附图说明图1展示具有中央处理单元(CPU)和两个...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。