技术编号:7516122
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及电路补偿,特别涉及振荡频率的补偿方法和装置及锁相环电路。 背景技术PLL电路(Phase Locked Loop,锁相环电路)是一个环路控制系统,由基准频率和输出 频率的相位差产生压控振荡器的控制信号,从而调整输出频率,直到输出频率达到预期值。 在PLL电路中,VCO (Voltage Controlled Oscillator,压控振荡器〕是其中的重要组成部分, 一般用来产生时钟。如图1所示的一种常用的片内集成的VCO电路中,L、 Cl、 C2...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。