技术编号:7516512
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种用于锁相环的鉴频鉴相器,特别地,本发明涉及一种带有零死区的鉴频鉴相器,其使用最少数量的晶体管并由此适于低功率应用。背景技术锁相环(PLL)广泛用于电子和计算机领域,目的是保持输入信号和参考信号之间的固定相位关系。一般而言,锁相环被配置为接收输入的数据信号,并且分析该数据信号以产生输出时钟信号,所述输出时钟信号与输入的数据信号同步。锁相环通常包括4个主要部件鉴频鉴相器、电荷泵、环路滤波器、振荡器(VCO)和分频器。如图1所示,鉴频鉴相器12接收...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。