技术编号：7517192
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明主要应用于高速数据通信系统及数字信号处理系统中(例如高速数据存 储器、流水线型处理器等)对系统时钟的占空比进行校正，属于占空比校准电路设计的技 术领域。背景技术伴随着集成电路工艺的进步，现代数字系统的工作主频不断提高，并已开始广泛 采用诸如双数据速率(DDR)、流水线等技术来获取更大的数据吞吐率。因此，数字系统对工 作时钟的信号质量也提出了更高的要求。一个优质的时钟信号应当具有快速建立、低抖动、 低偏斜的特性，并具有50%的占空比以确保满足数据信号在...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。