技术编号:7518796
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及微电子电路,尤其涉及一种高速比较器LATCH(锁存器)电路。 背景技术如图1所示,业内常用的LATCH电路主要是通过两对MOS管M3、M4和M5、M6在正 反馈下形成LATCH,其中,PMOS管M1、M2是LATCH的输入管,电压Vinl、Vin2是两个输入电 平,X点和Y点是输入电流流向LATCH核心的流入点,使得MOS管M3、M4和M5、M6形成正反 馈。正因为输出点就在X和Y点,因此,X和Y点电压变化范围和频率都相当大,这种比较 器结构的缺...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。