技术编号:7520086
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及具有基准电压电路的半导体集成电路。背景技术在半导体集成电路中有高耐压电路和低耐压电路并存的半导体集成电路。在这样的半导体集成电路中设有用于防止向低耐压电路施加较高电压的箝位电路(clamp circuit)。图6是本申请人之前在专利文献I中提出的半导体集成电路的电路结构图的一个例子。图6中,半导体集成电路具有电源端子11、电阻12、箝位电路13、低耐压的内部电路14。电源端子11是被施加高电压VDDl (例如最大为30V)的端子,其经由电阻12与...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。