技术编号:7520752
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及在具有晶体管的半导体集成电路中削减动作停止时的功耗的技术。背景技术近年来,随着MOS晶体管的微细化,流经半导体集成电路的漏电流对功耗产生较大影响成为了课题。作为削减漏电流的方法,采 用了在电路不工作的待机状态下降低电源电压的技术、施加基板电压的技术。另外,采用了通过在待机状态下使其他电路或存储器保持数据来切断向对象电路的电源供给的技术。在专利文献I中公开了下述技术为了减少因与高电位侧虚拟电源线和低电位侧电源线连接的逻辑电路组中的贯通电流而引起的功...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。