技术编号:7521312
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种延迟锁定回路机制,尤指一种应用于展频码信号的延迟锁定回路操作的装置与方法。背景技术传统的延迟锁定回路电路(delay-locked loop circuit,DLL circuit)应用于展频码系统时,理想上虽然可精确地预估出展频码信号的相位延迟,然而,目前由于电路的限制或外在环境的影响,实际上并无法达到精确预估展频码信号的相位延迟的目的。基于需进行延迟锁定操作,无法精确地预估相位延迟是传统的延迟锁定回路电路极大的缺陷。 发明内容因此,本发明...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。