技术编号:7523342
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种延迟锁定环(DLL)电路,特别涉及一种能够自调节的延迟锁定环电路。背景技术如图1所示,现有技术中的延迟锁定环(DLL)电路包括用于比较输入时钟信号 Fref和反馈信号!^bck的相位关系以生成超前信号up (反馈信号超前输入时钟信号)和滞后信号dn(反馈信号滞后输入时钟信号)的相位比较器(PD) 1、由所述超前信号up和滞后信号dn控制的电荷泵(CP)2、连接到电荷泵2的输出端并提供直流电压信号的滤波电容 cap和用于该响应直流电压信号以对所...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。